DIALOG(R)File 347:JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

05151845 **Image available**

CMOS OUTPUT CIRCUIT AND SEMICONDUCTOR DEVICE

PUB. NO.:

08-107345 [JP 8107345 A]

PUBLISHED: April 23, 1996 (19960423)

INVENTOR(s): YANAGIDA HIROÝOSHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

FUJITSU VLSI LTD [491219] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

06-240151 [JP 94240151]

FILED:

October 04, 1994 (19941004)

INTL CLASS:

[6] H03K-019/0175; H01L-021/8238; H01L-027/092

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

ABSTRACT

PURPOSE: To realize a CMOS output circuit in which power consumption is reduced.

CONSTITUTION: A source of an N-channel MOS transistor (TR) 2 being a component of a CMOS inverter circuit is connected to a low voltage power supply Vss via a P-channel MOS TR 3, and an intermediate level VM between the high voltage section Vcc and a low voltage power supply Vss is fed to a gate of the P-channel MOS TR 3. A source of a P-channel MOS TR 4 being a component of the CMOS inverter circuit is connected to the high voltage power supply Vcc via an N-channel MOS TR 6 and an intermediate level VM between the high voltage power supply Vcc and the low voltage power supply Vss is fed to a gate of the P-channel MOS TR 6.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-107345

(43)公開日 平成8年(1996)4月23日

(51) Int. Cl. 6

識別記号

FΙ

H03K 19/0175 H01L 21/8238

27/092

H03K 19/00

101

H01L 27/08

321

L

審査請求 未請求 請求項の数4 OL

(全10頁)

(21)出願番号

(22)出願日

特願平6-240151

平成6年(1994)10月4日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 柳田 浩慶

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 弁理士 恩田 博宜


(54) 【発明の名称】 СМОS出力回路及び半導体装置


(57) 【要約】

【目的】本発明は消費電力の低減を図り得るCMOS出 カ回路を提供することを目的とする。

【構成】CMOSインバー夕回路を構成するNチャネル MOSトランジスタTr2のソースがPチャネルMOSト ランジスタTr3を介して低電位側電源Vssに接続され、 前記PチャネルMOSトランジスタTr3のゲートには高 電位側電源Vccと低電位側電源Vssとの中間レベルVM が供給される。CMOSインバータ回路を構成するPチ ャネルMOSトランジスタTr4のソースがNチャネルM OSトランジスタTr6を介して高電位側電源Vccに接続 され、前記NチャネルMOSトランジスタTr6のゲート には高電位側電源Vccと低電位側電源Vssとの中間レベ ルVM が供給される。

本発明の原理説明図





【特許請求の範囲】

【請求項1】 CMOSインパータ回路を構成するNチ ャネルMOSトランジスタのソースをPチャネルMOS トランジスタを介して低電位側電源に接続し、前記Pチ ャネルMOSトランジスタのゲートには高電位側電源と 低電位側電源との中間レベルを供給することを特徴とす るCMOS出力回路。

【請求項2】 CMOSインバータ回路を構成するPチ ャネルMOSトランジスタのソースをNチャネルMOS トランジスタを介して高電位側電源に接続し、前記Nチ 10 ャネルMOSトランジスタのゲートには高電位側電源と 低電位側電源との中間レベルを供給することを特徴とす るCMOS出力回路。

【請求項3】 CMOSインパータ回路を構成するNチ ャネルMOSトランジスタのソースをPチャネルMOS トランジスタを介して低電位側電源に接続し、前記Pチ ャネルMOSトランジスタのゲートには高電位側電源と 低電位側電源との中間レベルを供給してCMOS出力回 路を構成し、前記CMOS出力回路の出力信号を接続配 線を介して該CMOS出力回路と同一構成のCMOS入 20 十分に低減することはできない。 力回路に入力することを特徴とする半導体装置。

【請求項4】 CMOSインバータ回路を構成するPチ ャネルMOSトランジスタのソースをNチャネルMOS トランジスタを介して高電位側電源に接続し、前記Nチ ャネルMOSトランジスタのゲートには高電位側電源と 低電位側電源との中間レベルを供給してCMOS出力回 路を構成し、前記CMOS出力回路の出力信号を接続配 線を介して該CMOS出力回路と同一構成のCMOS入 カ回路に入力することを特徴とする請求項1記載の半導 体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、CMOS出力回路に 関するものである。近年、半導体記憶装置及び種々の半 導体装置は多様な携帯用電子機器に搭載される。このよ うな携帯用電子機器では、電源の小型化及び軽量化を図 るために、低消費電力化及び電源の低電圧化が要請され ている。このため、このような携帯用電子機器に使用さ れるCMOS出力回路の消費電力を低減する必要があ る。

[0002]

【従来の技術】図16に示すように、CMOS出力回路 は高電位側電源Vccと低電位側電源Vssとの間で、Pチ ヤネルMOSトランジスタTrpと、NチャネルMOSト ランジスタTrnとが直列に接続される。

【0003】前記トランジスタTrp, Trnのゲートに入 カ信号 I Nが入力され、両トランジスタ Trp, Trnのド レインに接続される出力端子To から出力信号OUTが 出力される。

【0004】前記出力端子Toには、バス等の信号配線 50 一トには高電位側電源Vccと低電位側電源Vssとの中間

が接続され、出力信号OUTがその信号配線を介して他 のCMOS入力回路に入力される。そして、出力信号O UTは電源Vccと電源Vssとの電位差でフル振幅動作す るCMOSレベルで出力される。

[0005]

【発明が解決しようとする課題】上記のようなCMOS 出力回路では、出力信号OUTがCMOSレベルでフル 振幅するため、出力端子To に長い信号配線が接続され ると、出力信号OUTが反転されるとき、CMOS出力 回路からこの信号配線に流れる充放電電流が大きくなっ て、消費電力が増大する。

【0006】また、出力信号OUTの振幅を電源Vccと 電源Vssの中間レベル付近で圧縮すると、その出力信号 OUTが入力されるCMOS入力回路で貫通電流が流 れ、消費電力が増大する。

【0007】また、電源Vccを降圧することにより、出 力信号OUTの振幅を縮小することも行われているが、 この場合にも、出力信号OUTは降圧された電源Vccと 電源Vssとの間でフル振幅動作を行うため、消費電力を

【0008】この発明の目的は、消費電力の低減を図り 得るCMOS出力回路を提供することにある。

[0009]

.40

【課題を解決するための手段】図1は本発明の原理説明 図である。すなわち、図1(a)に示すようにCMOS インバータ回路を構成するNチャネルMOSトランジス タTr2のソースがPチャネルMOSトランジスタTr3を 介して低電位側電源Vssに接続され、前記PチャネルM OSトランジスタTr3のゲートには高電位側電源Vccと 30 低電位側電源Vssとの中間レベルVMが供給される。

【0010】また、図1(b)に示すようにCMOSイ ンパータ回路を構成するPチャネルMOSトランジスタ Tr4のソースがNチャネルMOSトランジスタTr6を介 して高電位側電源Vccに接続され、前記NチャネルMO SトランジスタTr6のゲートには高電位側電源Vccと低 電位側電源Vssとの中間レベルVM が供給される。

【0011】また、CMOSインパータ回路を構成する NチャネルMOSトランジスタTr2のソースがPチャネ ルMOSトランジスタTr3を介して低電位側電源Vssに 接続され、前記PチャネルMOSトランジスタTr3のゲ ートには高電位側電源Vccと低電位側電源Vssとの中間 レベルVMが供給されてCMOS出力回路が構成され る。前記CMOS出力回路の出力信号が接続配線を介し て該CMOS出力回路と同一構成のCMOS入力回路に 入力される。。

【0012】また、CMOSインパータ回路を構成する PチャネルMOSトランジスタTr4のソースがNチャネ ルMOSトランジスタTr6を介して高電位側電源Vccに 接続され、前記NチャネルMOSトランジスタTr6のゲ

レベルVMが供給されてCMOS出力回路が構成され、 前記CMOS出力回路の出力信号が接続配線を介して該 CMOS出力回路と同一構成のCMOS入力回路に入力 される。

[0013]

【作用】CMOSレベルの入力信号に基づいて、高電位側電源Vccと中間レベルVMとの間で振幅する出力信号が出力され、出力信号の反転動作にともなう充放電電流が低減される。

【0014】また、CMOSレベルの入力信号に基づい 10 て、低電位側電源Vssと中間レベルVM との間で振幅する出力信号が出力され、出力信号の反転動作にともなう充放電電流が低減される。

【0015】また、高電位側電源Vccと中間レベルVMとの間で振幅するCMOS出力回路の出力信号は、接続配線を介して該CMOS出力回路と同一構成のCMOS入力回路に入力され、同入力回路での貫通電流の発生が防止される。

【0016】また、低電位側電源Vssと中間レベルVMとの間で振幅するCMOS出力回路の出力信号は、接続 20配線を介して該CMOS出力回路と同一構成のCMOS入力回路に入力され、同入力回路での貫通電流の発生が防止される。

[0017]

【実施例】

. .

25 ee

(第一の実施例)図2はこの発明を具体化したCMOS 出力回路の第一の実施例を示す。CMOSレベルの入力 信号INは、PチャネルMOSトランジスタTrlと、N チャネルMOSトランジスタTr2のゲートに入力され る。

【0018】前記トランジスタTrlのソースは電源Vcc に接続され、前記トランジスタTrl, Tr2のドレインが出力端子To に接続され、同出力端子To から出力信号 OUTが出力される。

【0019】前記トランジスタTr2のソースはPチャネルMOSトランジスタTr3のソースに接続され、同トランジスタTr3のドレインは電源Vssに接続される。また、前記トランジスタTr3のゲートには、電源Vccと電源Vssとの中間レベルVMが入力される。

【0020】このように構成されたCMOS出力回路の 40 動作を図3に従って説明する。入力信号INがLレベル となると、トランジスタTrlがオンされ、トランジスタ Tr2がオフされる。すると、出力信号OUTはHレベル となる。

【0021】入力信号INがHレベルとなると、トランジスタTrlがオフされ、トランジスタTr2がオンされる。このとき、トランジスタTr3はオン状態にある。すると、出力信号OUTはHレベルから徐々に低下し、トランジスタTr2のソース端子Cの電位が中間レベルVMからトランジスタTr3のしきい値分高いレベルまで低下50

すると、同トランジスタTr3がオフされる。従って、出力信号OUTは中間レベルVM より若干高いレベルに収束する。

【0022】次いで、入力信号INがLレベルとなると、トランジスタTrlがオンされ、トランジスタTr2がオフされて、出力信号OUTはHレベルとなる。以上のようにこのCMOS出力回路では、CMOSレベルの入力信号INに基づいて、電源Vccと電源Vssの電位差に対し、電源Vccと中間レベルVMとの間の上半幅で振幅する出力信号OUTが出力される。

【0023】従って、出力端子Toに接続される配線が長くなっても、出力信号OUTの振幅が縮小されることにより、配線に流れる充放電電流が小さくなり、消費電力が低減される。

(第二の実施例)図4はこの発明を具体化したCMOS 出力回路の第二の実施例を示す。CMOSレベルの入力 信号INは、PチャネルMOSトランジスタTr4と、N チャネルMOSトランジスタTr5のゲートに入力され ス

【0024】前記トランジスタTr5のソースは電源Vssに接続され、前記トランジスタTr4、Tr5のドレインが出力端子Toに接続され、同出力端子Toから出力信号OUTが出力される。

【0025】前記トランジスタTr4のソースはNチャネルMOSトランジスタTr6のソースに接続され、同トランジスタTr6のドレインは電源Vccに接続される。また、前記トランジスタTr6のゲートには、電源Vccと電源Vssとの中間レベルVMが入力される。

【0026】このように構成されたCMOS出力回路 は、入力信号INがHレベルとなると、トランジスタT r4がオフされ、トランジスタTr5がオンされる。する と、出力信号OUTはLレベルとなる。

【0027】入力信号INがLレベルとなると、トランジスタTr5がオフされ、トランジスタTr4がオンされる。このとき、トランジスタTr6はオン状態にある。すると、出力信号OUTはレベルから徐々に上昇し、トランジスタTr4のソース端子Cの電位が中間レベルVMからトランジスタTr6のしきい値分低いレベルまで上昇すると、同トランジスタTr6がオフされる。従って、出力信号OUTは中間レベルVMより若干低いレベルに収束する。

【0028】次いで、入力信号INがHレベルとなると、トランジスタTr5がオンされ、トランジスタTr4がオフされて、出力信号OUTはLレベルとなる。以上のようにこのCMOS出力回路では、CMOSレベルの入力信号INに基づいて、電源Vssと中間レベルVMとの間の下半幅で振幅する出力信号OUTが出力される。

【0029】従って、出力信号OUTの振幅が縮小されることにより、配線に流れる充放電電流が小さくなり、消費電力が低減される。

る。

(4)

30

40

スは電源Vssに接続される。

(第三の実施例)前記第一及び第二の実施例は、出力信号OUTが中間電位VM に遷移する速度が遅い。そこで、その動作速度を改善し、かつ消費電力の低減をさらに図り得る構成を図5に示す。

【0030】電源Vccと電源Vssとの間には、NチャネルMOSトランジスタTr7とPチャネルMOSトランジスタTr8とが直列に接続され、両トランジスタTr7、Tr8のソースは互いに接続されて、接続端子Cを構成する。前記トランジスタTr7、Tr8のゲートには前記中間レベルVMが入力される。

【0031】接続端子Cと電源Vccとの間には、電源Vccと接続端子Cの電位とを電源として動作する複数のインパータ回路1aが接続され、接続端子Cと電源Vssとの間には、接続端子Cと電源Vssの電位とを電源として動作する複数のインバータ回路1bが接続される。

【0032】前記各インバータ回路1aと、トランジスタTr8とで、図2に示すCMOS出力回路が構成され、前記各インバータ回路1bと、トランジスタTr7とで、図4に示すCMOS出力回路が構成される。

【0033】このような構成により、各インバータ回路 20 1aはCMOSレベルの入力信号に基づいて、その振幅 が電源Vccと中間レベルVM との電位差となる出力信号 OUTを出力する。

【0034】また、各インバータ回路1bはCMOSレベルの入力信号に基づいて、その振幅が電源Vssと中間レベルVMとの電位差となる出力信号OUTを出力する。そして、各インバータ回路1aの出力信号OUTの立ち下がりと、各インバータ回路1bの出力信号OUTの立ち上がりとを同期させれば、各インバータ回路1aから接続端子Cに流れ込む電荷を、インバータ回路1bに供給することができる。

【0035】従って、インバータ回路1aで使用した電荷を、インバータ回路1bで再使用して、消費電力をさらに低減することができるとともに、各インバータ回路1aの立ち下がり速度及びインバータ回路1bの立ち上がり速度を向上させることができる。

(第四の実施例)前記第一の実施例の上半幅の出力信号 OUTをCMOSレベルの信号に変換するインターフェ 一ス回路を図6に示す。トランジスタTr9~Trl1 は前 記第一の実施例と同様な構成のCMOS回路であり、入 力信号INは第一の実施例から出力される上半幅の出力 信号である。

【0036】前記トランジスタTr9, Tr10のドレインはPチャネルMOSトランジスタTr12のゲートに接続され、同トランジスタTr12のソースは電源Vccに接続される。

【0037】前記トランジスタTr12のドレインは、N チャネルMOSトランジスタTr13のドレインと、NチャネルMOSトランジスタTr14のゲートに接続され、 同トランジスタTr13のソースは電源Vssに接続され 【0038】前記入力信号INはPチャネルMOSトランジスタTrl5のゲートに入力され、同トランジスタTrl5のソースは電源Vccに接続される。前記トランジスタTrl5のドレインは出力端子Toと、前記トランジスタTrl4のドレインと、前記トランジスタTrl3のゲートに接続される。また、前記トランジスタTrl4のソー

6

【0039】このように構成されたインターフェース回路では、入力信号INとして上半幅のHレベルの信号すなわち電源Vccレベルが入力されると、トランジスタTr10, Trllがオンされる。

【0040】すると、トランジスタTr12, Tr14がオンされるとともに、トランジスタTr13, Tr15がオフされて、出力信号OUTは電源Vssレベルとなる。また、入力信号INとして上半幅のLレベルの信号すなわち中間レベルVMが入力されると、トランジスタTr9がオンされるとともに、トランジスタTr11がオフされる。

【0041】すると、トランジスタTr12, Tr14がオフされるとともに、トランジスタTr13, Tr15がオンされて、出力信号OUTは電源Vccレベルとなる。従って、このインターフェース回路は上半幅の入力信号INを、CMOSレベルの出力信号OUTに変換して出力することができる。

【0042】前記第一の実施例のCMOS出力回路の出力信号を、長い接続配線を介して上記インターフェース回路に入力すれば、接続配線には上半幅の出力信号を出力することにより、充放電電流を低減して消費電力を低減することができるとともに、インターフェース回路により、上半幅の信号をCMOSレベルに変換して、内部回路に出力することができる。

(第五の実施例) 前記第二の実施例の下半幅の出力信号 OUTをCMOSレベルの信号に変換するインターフェース回路を図7に示す。この実施例を構成するトランジスタTr16 ~Tr22 は、図6に示すインターフェース回路のトランジスタの属性と、電源Vcc及び電源Vssを入れ換えて構成したものであり、前記第二の実施例のCMOS出力回路から出力される下半幅の出力信号OUTをCMOSレベルに変換して出力する。

【0043】従って、第二の実施例のCMOS出力回路 と組み合わせて使用することにより、前記第四の実施例 と同様な効果を得ることができる。

(第六の実施例) 前記第一の実施例のCMOS出力回路 から出力される上半幅の信号を、下半幅の信号に変換し て出力する変換回路を図8に示す。

【0044】上半幅の入力信号 I Nは、NチャネルMO SトランジスタTr23 と、PチャネルMOSトランジス 50 タTr24 のゲートに入力され、同トランジスタTr23 の (5)

ドレインと、同トランジスタ Tr24 のソースは電源 Vcc に接続される。

【0045】前記トランジスタTr23 のソースはPチャ ネルMOSトランジスタTr25 のソースに接続され、同 トランジスタTr25 のゲートには中間レベルVM が入力 される。

【0046】前記トランジスタTr24のドレインはNチ ャネルMOSトランジスタTr26 のドレインに接続さ れ、同トランジスタTr26 のゲートには中間レベルVM が入力される。

【0047】前記トランジスタTr25 のドレインは、N チャネルMOSトランジスタTr27のドレインと、Nチ ャネルMOSトランジスタTr28 のゲートに接続され る。前記トランジスタTr26 のソースは、NチャネルM OSトランジスタTr28 のドレインと、NチャネルMO SトランジスタTr27 のゲートに接続される。前記トラ ンジスタTr27 , Tr28 のソースは電源Vssに接続され

【0048】このように構成された変換回路にHレベル の入力信号 I Nが入力されると、トランジスタ Tr23 が 20 オンされて、トランジスタTr25 がオンされる。また、 トランジスタTr24 がオフされる。

【0049】トランジスタTr25 のオン動作に基づい て、トランジスタTr28 がオンされ、トランジスタTr2 4 のオフ動作に基づいて、トランジスタTr27 がオフさ れる。従って、出力信号OUTは電源Vssレベルとな る。

【0050】また、中間レベルVM 近傍のLレベルの入 カ信号INが入力されると、トランジスタTr25 がオフ される。また、トランジスタTr24 がオンされる。トラ 30 ンジスタTr25 のオフ動作に基づいて、トランジスタT r28 がオフされ、トランジスタTr24 のオン動作に基づ いて、トランジスタTr26 , Tr27 がオンされる。そし て、出力信号OUTが中間レベルVM 近傍まで上昇する と、トランジスタTr26 がオフされるため、出力信号O UTは中間レベルVM よりトランジスタTr26 のしきい 値分低いレベルまで上昇してHレベルとなる。

【0051】従って、この変換回路により上半幅の入力 信号INを、貫通電流を生じることなく下半幅の出力信 号OUTに変換して出力することができる。そして、振 40 幅を縮小した出力信号OUTを出力して、消費電力を低 減することができる。

(第七の実施例) 前記第二の実施例のCMOS出力回路 から出力される下半幅の信号を、上半幅の信号に変換し て出力する変換回路を図9に示す。この実施例を構成す るトランジスタTr29 ~Tr34 は、図8に示す変換回路 のトランジスタの属性と、電源Vcc、電源Vssを入れ換 えて構成したものである。

【0052】下半幅の入力信号INは、PチャネルMO

タTr34 のゲートに入力され、同トランジスタTr31 の ドレインと、同トランジスタTr34 のソースは電源Vss に接続される。

【0053】前記トランジスタTr31 のソースはNチャ ネルMOSトランジスタTr30 のソースに接続され、同 トランジスタTr30 のゲートには中間レベルVM が入力

【0054】前記トランジスタTr34 のドレインはPチ ャネルMOSトランジスタTr33 のドレインに接続さ 10 れ、同トランジスタTr33 のゲートには中間レベルVM が入力される。

【0055】前記トランジスタTr30のドレインは、P チャネルMOSトランジスタTr29のドレインと、Pチ ャネルMOSトランジスタTr32 のゲートに接続され る。前記トランジスタTr33 のソースは、PチャネルM OSトランジスタTr32 のドレインと、PチャネルMO SトランジスタTr29 のゲートに接続される。前記トラ ンジスタTr29, Tr32 のソースは電源Vccに接続され る。

【0056】このように構成された変換回路に中間レベ ルVM 近傍のHレベルの入力信号 I Nが入力されると、 トランジスタTr31 、Tr30 がオフされる。また、トラ ンジスタTr34 がオンされる。

【0057】トランジスタTr34 のオン動作に基づい て、トランジスタTr33, Tr29 がオンされ、トランジ スタTr30 のオフ動作に基づいて、トランジスタTr32 がオフされる。従って、出力信号〇UTが中間レベルV M 近傍まで低下すると、トランジスタ Tr33 がオフされ るため、出力信号OUTは中間レベルVM よりトランジ スタTr33 のしきい値分高いレベルまで低下して、Lレ ベルとなる。

【0058】また、電源VssレベルのLレベルの入力信 号INが入力されると、トランジスタTr31, Tr30 が オンされ、トランジスタTr34 がオフされる。トランジ スタTr30 のオン動作に基づいて、トランジスタTr32 がオンされ、トランジスタTr34 のオフ動作に基づい て、トランジスタTr33, Tr29 がオフされる。そし て、出力信号OUTは電源Vccレベルとなる。

【0059】従って、この変換回路により下半幅の入力 信号INを、貫通電流を生じることなく上半幅の出力信 号OUTに変換して出力することができる。そして、振 幅を縮小した出力信号OUTを出力して、消費電力を低 減することができる。

(第八の実施例) 前記各実施例は入力信号 I Nが単相信 号であるが、相補信号が入力信号として入力される場合 を図10に示す。

【0060】入力信号 IN1, IN2 はCMOSレベル の相補信号である。電源Vccと電源Vssとの間には、二 つのСМОSインバータ回路を構成するトランジスタT SトランジスタTr31 と、NチャネルMOSトランジス 50 r35~Tr38 が直列に接続される。前記トランジスタTr

35 , Tr36 のゲートに入力信号 IN1 が入力され、前 記トランジスタTr37, Tr38 のゲートに入力信号IN 2が入力される。

【0061】前記トランジスタTr35, Tr36のドレイ ンから出力信号OUT1が出力され、前記トランジスタ **Tr37** . **Tr38** のドレインから出力信号OUT 2 が出力 される。前記トランジスタTr36 , Tr37 のソースには 中間レベルVMが供給される。

【0062】このように構成されたСМОS出力回路 1と、Lレベルの入力信号 IN 2 が入力されると、トラ ンジスタTr35 はオフされ、トランジスタTr36 はオン される。また、トランジスタTr37 はオンされ、トラン ジスタTr38 はオフされる。この結果、出力信号OUT 1. OUT 2 は中間レベルVM となる。

【0063】また、Lレベルの入力信号IN1と、Hレ ベルの入力信号IN2が入力されると、トランジスタT r35 はオンされ、トランジスタTr36 はオフされる。ま た、トランジスタTr37 はオフされ、トランジスタTr3 8 はオンされる。

【0064】この結果、出力信号OUT1は電源Vccレ ベルとなり、出力信号OUT2は電源Vssレベルとな る。従って、相補入力信号IN1,IN2に基づいて、 逆相の出力信号OUT1, OUT2を出力することがで き、電源Vccと中間レベルVM との間の上半幅となる出 カ信号OUT1と、電源Vssと中間レベルVM との間の 下半幅となる出力信号OUT2を出力することができ る。

【0065】そして、振幅を縮小した出力信号OUT 1, OUT2に基づいて、消費電力を低減することがで 30 る。従って、出力信号OUT3は中間レベルVM 近傍と きる。なお、トランジスタTr36, Tr37 のソースには 必ずしも中間レベルVMを供給する必要はないが、中間 レベルVM を供給していない場合には、出力信号OUT 1のLレベル及び出力信号OUT2のHレベルが不安定 になることがある。

(第九の実施例) 図10に示すСМОS出力回路から出 力される上半幅及び下半幅の相補信号に基づいて動作す る論理回路を構成するには、図12及び図13に示す回 路を使用する。

【0066】図12に示す回路は、上半幅及び下半幅の 40 相補信号である入力信号 IN1. IN2が入力される。 上半幅の入力信号IN1はPチャネルMOSトランジス タTr39 とNチャネルMOSトランジスタTr40 のゲー トに入力される。

【0067】前記トランジスタTr39 のソースは電源V ccに接続され、トランジスタTr39, Tr40 のドレイン から出力信号OUT1が出力される。前記トランジスタ Tr40 のソースはPチャネルMOSトランジスタTr41 のソースに接続され、同トランジスタ Tr41 のドレイン は電源Vssに接続される。

【0068】前記トランジスタTr41 のゲートには下半 幅の入力信号IN2が入力される。また、入力信号IN 2は出力信号OUT 2として出力される。このような回 路では、入力信号IN1, IN2が中間レベルVM 近傍 となると、トランジスタTr39 がオンされ、トランジス タTr40 . Tr41 がオフされる。従って、出力信号OU T1は電源Vccレベルとなり、出力信号OUT2は中間 レベルVM 近傍となる。

【0069】また、入力信号IN1が電源Vccレベル、 は、図11に示すように例えばHレベルの入力信号IN 10 入力信号IN2が電源Vssレベルとなると、トランジス タTr39 がオフされ、トランジスタTr40 , Tr41 がオ ンされる。従って、出力信号OUT1は電源Vss近傍、 出力信号OUT2は電源Vssレベルとなる。

> 【0070】図13に示す回路は、上半幅及び下半幅の 相補信号である入力信号 IN3, IN4が入力される。 上半幅の入力信号 IN3はNチャネルMOSトランジス タTr42 のゲートに入力される。また、入力信号 IN3 は出力信号OUT3として出力される。

【0071】前記トランジスタTr42のドレインは電源 20 Vccに接続され、ソースはPチャネルMOSトランジス タTr43 のソースに接続される。下半幅の入力信号 IN 4は、前記トランジスタTr43 とNチャネルMOSトラ ンジスタTr44 のゲートに入力される。前記トランジス タTr43, Tr44 のドレインから出力信号OUT 4が出 力され、トランジスタTr44 のソースは電源Vssに接続

【0072】このような回路では、入力信号 IN3, I N4が中間レベルVM 近傍となると、トランジスタTr4 4 がオンされ、トランジスタTr42 , Tr43 がオフされ なり、出力信号OUT4は電源Vssレベルとなる。

【0073】また、入力信号 IN 3 が電源 Vcc レベル、 入力信号IN4が電源Vssレベルとなると、トランジス タTr42, Tr43 がオンされ、トランジスタTr44 がオ フされる。従って、出力信号OUT3は電源Vccレベ ル、出力信号OUT4は電源Vccレベル近傍となる。

【0074】上記回路を使用してNAND回路を構成し た例を図14に示す。前記出力信号〇UT1はPチャネ ルMOSトランジスタTr45 のゲートに入力され、前記 出力信号OUT2はNチャネルMOSトランジスタTr4 7 のゲートに入力される。

【0075】前記出力信号OUT3はPチャネルMOS トランジスタTr46 のゲートに入力され、前記出力信号 OUT 4 はNチャネルMOSトランジスタTr48 のゲー トに入力される。

【0076】前記トランジスタTr45, Tr46のソース は電源Vccに接続され、同トランジスタTr45 , Tr46 のドレインは出力端子To に接続される。前記トランジ スタTr47 のドレインは出力端子To に接続され、ソー 50 スは前記トランジスタTr48 のドレインに接続される。

11

前記トランジスタTr48 のソースは電源Vssに接続される。

【0077】このような構成により、出力信号OUT 1,OUT2が電源Vccレベルとなり、出力信号OUT 3,OUT4が中間レベルVM以上となるときに、Lレベルの出力信号OUTを出力するNAND回路が構成される。

(第十の実施例)図15は図10に示すCMOS出力回路から出力される上半幅及び下半幅の相補信号に基づいて動作するAND回路の実施例を示す。

【0078】入力信号 $IN1 \sim IN4$ は前記第九の実施例と同様である。入力信号 IN1 はN チャネルMOS トランジスタTr49 のゲートに入力され、入力信号 IN2 はP チャネルMOS トランジスタTr50 と、N チャネルMOS トランジスタTr54 のゲートに入力される。

【0079】入力信号 I N 3 はNチャネルMOSトランジスタTr51 のゲートに入力され、入力信号 I N 4 はNチャネルMOSトランジスタTr53 と、PチャネルMOSトランジスタTr52 のゲートに入力される。

【0080】前記トランジスタTr49のドレインは電源 20 Vccに接続され、ソースは前記トランジスタTr50のソースに接続される。前記トランジスタTr51のドレインは電源Vccに接続され、ソースは前記トランジスタTr5 2のソースに接続される。

【0081】前記トランジスタTr54のソースは電源Vssに接続され、ドレインは前記トランジスタTr53のソースに接続される。前記トランジスタTr50, Tr52, Tr53のドレインは、トランジスタTr55, Tr56で構成されるインバータ回路の入力端子に接続され、同インバータ回路の出力端子Toから出力信号OUTが出力さ30れる。

【0082】また、前記出力端子To はPチャネルMO SトランジスタTr57 のゲートに入力され、同トランジ スタTr57 のソースは電源Vccに接続され、ドレインは 前記インバータ回路の入力端子に接続される。

【0083】このような構成により、入力信号IN1、IN2、IN3、IN4が中間レベルVMの近傍になったとき、出力信号OUTがHレベルとなるAND回路を構成することができる。

[0084]

【発明の効果】以上詳述したように、この発明は消費電力の低減を図り得るCMOS出力回路を提供することが10 できる。

【図面の簡単な説明】

【図1】 本発明の原理説明図である。

【図2】 第一の実施例を示す回路図である。

【図3】 第一の実施例の動作を示す波形図である。

【図4】 第二の実施例を示す回路図である。

【図5】 第三の実施例を示す回路図である。

【図6】 第四の実施例を示す回路図である。

【図7】 第五の実施例を示す回路図である。

【図8】 第六の実施例を示す回路図である。

【図9】 第七の実施例を示す回路図である。

【図10】 第八の実施例を示す回路図である。

【図11】 第八の実施例の動作を示す波形図である。

【図12】 第九の実施例を示す回路図である。

【図13】 第九の実施例を示す回路図である。

【図14】 第九の実施例を示す回路図である。

【図15】 第十の実施例を示す回路図である。

【図16】 従来例を示す回路図である。

【符号の説明】

Tr2, Tr6 Tr3, Tr4 NチャネルMOSトランジスタ


PチャネルMOSトランジスタ


Vcc 高電位側電源

Vss 低電位側電源

VM 中間レベル

[図2] 【図3】 【図4】







[図1]

[図5]

本党明の复渡資明図

第三の実施例を示す回路図





[図8]


【図6】


【図7】


第六の実施制を示す回路図

第四の実施例を示す日路器









【図9】


【図12】


第七の実施例を示す回路図


第八の実施例を示す日路図

【図10】

第九の実施例を示す回路図









【図11】

【図13】

第九の実施制を示す回路図







【図14】

第九の実施例を示す回路図

【図15】





【図16】

任来例を示す回路図